アナログ回路の歴史と今後の開発動向は何ですか？
コンピューターの最終的な計算は、情報伝送やデバイス通信など、デジタル回路のスイッチング状態を切り替えることで実現されます。 デジタル回路の開発は、もともと1950年代以前の真空管で構成されていました。 フレミングが発明したダイオードとDeForest修正真空トランジスタは、最初の汎用コンピューターENIAC（Electronic Numerical Integrator And Compute）を生産しました。
電子回路の第一世代は、真空にされた巨大なガラス管で構成されていたため、真空管と呼ばれていました。真空管はフィラメントまたは回路基板の極を使用して電子ビームを放出し、電流を制御します。ただし、すべてのチューブが真空になっているわけではなく、一部のガスや小さなチューブでは、感光性材料と磁場を使用して電子の流れを制御しています。それらはすべて共通しています。それらは高価で、大量の電気を消費し、大量の熱を放出します。また、非常に信頼性が低く、多くのメンテナンスが必要です。また、サイズが大きいため、小型の「コンピューター」を作るのが困難です。
トランジスタの発明は、安価で電力をほとんどまたはまったく消費せず、発熱しないコンポーネントを見つけることに基づいて、Bell Labsの研究から生まれました。このコンポーネントは、スイッチング速度が速く、サイズが小さく、製造が容易でなければなりません。 1974年のウィリアム・ショックリーのリーダーシップの下、ジョン・バーディーンとウォルター・ブラッテンはこれらの特性を満たすトランジスタを発明しました。トランジスタはサイズが小さく、抵抗が低く、可動部品がなく（したがって損失が少ない）、信頼性が高く、ほとんど発熱しません。トランジスタの発明により、電子回路の研究がかつてないほど活発になり、トランジスタの性能、サイズ、および信頼性の新しい開発がほぼ毎月行われています。
1950年代、フェアチャイルドとインテルの共同設立者であるゴードンムーアは、集積回路あたりのコンポーネント数が今後10年間で毎年2倍になると述べた論文を発表しました。 1975年、彼は予測を見直し、コンポーネントの数は2年ごとに倍増していると述べました。これは有名なムーアの法則です。
1971年の最初の半導体プロセスの1つは10ミクロン（1メートルの100,000倍）でした。 2001年には130ナノメートルで、1971年の80倍近くになりました。2017年には、最小のトランジスタプロセスは10ナノメートルであり、今日のトランジスタのほぼ10,000倍です。
大規模な回路の開発に伴い、トランジスタはますます小さくなり、集積度はジオメトリで増加し、製造プロセスはますます難しくなっています。これらの技術的および技術的障壁を克服するには、多くの時間と研究だけでなく、多くのお金と投資も必要です。したがって、ムーアの法則の危機が勃発しました。
電子部品がますます小さくなると（ナノスケール）、量子特性と効果が徐々に現れます。トランジスタのサイズを小さくし続けると、Pn接合空乏層のサイズも小さくなります。空乏層は、電子の流れを防ぐために非常に重要です。研究者は、5 nmより小さいトランジスタは、空乏領域での電子のトンネリングにより電子の流れを止めることができないと計算しています。トンネリングにより、電子は空乏領域を知覚せず、直接「クロスウェア」になります。電子の流れが妨げられない場合、トランジスタは故障します。
さらに、原子自体のサイズに徐々に近づいています。理論的には、原子より小さいトランジスタを構築することはできません。シリコン原子の直径は約1ナノメートルで、現在製造しているトランジスタのゲートサイズはそのサイズの約10倍です。量子効果を考慮しなくても、トランジスタの物理的限界に達し、それ以上小さくすることはできません。
デナードのスケーリング-デナードスケーリングは、ムーアの法則の姉妹法と見なされます。 1974年にRobert Dennardによって開発され、トランジスタが小さくなると、その電力密度も低下すると述べています。つまり、トランジスタが小さくなると、トランジスタを動作させるのに必要な電圧と電流の量も減少します。この法則により、製造業者は各反復での大きなジャンプによりトランジスタのサイズを縮小し、クロック速度を上げることができます。しかし、2007年頃、デナードのスケーリングは崩壊しました。これは、サイズが小さいとリーク電流によりトランジスタが加熱され、さらなる損失が発生する可能性があるためです。
トランジスタは小さくなりましたが、デナルドスケーリングの崩壊により、過去10年間でCPUの計算速度が増加していないことに気付いたかもしれません。高いクロックレートでの高い損失は、スマートフォンチップが低いクロック速度（通常1.5 GHz）を使用する理由でもあります。
現在のチップ実装を改善し、命令パイプラインを改善することにより、チップのパフォーマンスを改善できます。スタンフォード大学のジョナサン・カマー教授はクーミーの法則を提案しました。エネルギーのジュールあたりの計算数は1。5年ごとに2倍になります。この状況は2048年まで続くと予想され、Landauerの原理と単純な熱力学の法則によりさらなる改善が妨げられます。現在、Landauer Limitsのコンピューター効率は約0.00001％です。
Java、C ++、Pythonなどの従来のプログラミング言語は、単一のデバイスでのみ実行できます。しかし、デバイスがより小型で安価になると、同じプログラムを多数のチップで同時にまたは並行して実行して、パフォーマンスをさらに向上させることができます。この点で、Golang、Nodeなどの言語はより重要な役割を果たします。
世界中の研究者は、より小さくて高速なトランジスタを作成するための、より新しく、より革新的な方法を探しています。窒化ガリウムやグラフェンなどの材料は、スイッチング周波数が速いほど損失が少ないことが示されています。
現在最も可能性の高い解決策は、量子コンピューターを開発することです。 D-WaveやRigettiCompuTIngのような企業はこの分野で広範囲に取り組んでおり、さらに重要なこととして、Qubitsを拡張する法律はまだ始まっていません。 Dennard Scalingをバイパスする方法は、1つのチップにさらに多くのコアを配置してパフォーマンスを向上させることです。現在、量子コンピューティングには大きな期待が寄せられています。その利点は、一度に複数の状態を持つことができることです（他のコンピューター0,1とは異なります）。現在、量子技術に基づいた真の乱数アルゴリズムが成功しているなど、いくつかの実験的な量子計算は良好な結果を達成しています。
